لینک دانلود و خرید پایین توضیحات
فرمت فایل word و قابل ویرایش و پرینت
تعداد صفحات: 8
ترانزیستورهای power Mosfet:
از عصرpmos بیش از15 سال نمی گذرد. امروزه P.mos ها در محدوده ی قدرت وسیعی از چند ده وات تا چند صد کیلو وات تولید می شود.
امروزه طراحان با ترکیب دو تکنولوژی bipolarو mosfet دسته جدیدی از عناصر الکترونیک به نام MOS-bipoler را به وجود آورده اند که به آن خواهیم پرداخت.
کاربردهای p.mos:
منابع تغذیه بدون وقفه (ups) ،کنترل سرعت موتورهای AC,DC ،کنترل موتورهای پله ای و رله ها در رباتیک، وسایل پزشکی ،کوره های القایی و...
1- ساختمان فیزیکی p.mos
ساختمان فیزیکی p.mos دارای یک فرق اساسی با mosfet معمولی است.در mosfet معمولی گیت،سورس و کانال همگی تقریباً در یک سطح قرار گرفته اند و ترانزیستور یک ساختار سطحی (planar) دارد.اما در p.mos اجزا fet بصورت عمودی قرار گرفته اند و جریان به طور عمودی از کل حجم سیلیکن می‌گذرد.همچنین مزایایی نظیر استفاده موثر از سیلیکن بکار رفته،به حداقل رساندن سطح تراشه ،امپدانس حرارتی کم و سطح ولتاژ شکست زیاد را در بر دارد.
2- مقایسه خصوصیات p.mosfet با
p.bipolar
1-طریقه کنترل
2- سرعت کلید زنی
3- تحمل جریانهای زیاد لحظه ای
4- ناحیه کار مجاز وسیعتر
5- بازده بیشتر در فرکانسهای بالا
6- تنظیم پارامترها
3- مشخصات power mosfet
VDss:حداکثر ولتاژی است که ترانزیستور می تواند تا قبل از شکست تحمل کند ودر حا لت قطع باقی بماند.
:VGss حداکثر ولتاژی که عایق ما بین گیت و source در ترانزیستورهای p.mos می تواند تحمل کند واگر بیش از آن اعمال شود باعث آسیب دیدن عایق و اتصال کوتاه شدن گیت وکانال می شود.
ناحیه کارمجاز مستقیم:ناحیه‌ی کار و بایاس ترانزیستورهایp.mos توسط سه عامل حداکثر جریان(IDm )، ولتاژشکست (VDss)وحداکثر دمای محل اتصال (TJmax) محدود می شود
خازنهای p.mos
سرعت کلید زنیP.mosچند برابربیش ازBJT مشابه است. زیراهدایت توسط حاملهای اکثریت انجام می شود و تنها عامل محدود کننده خازن های مختلف هستند.
به دلیل غیر خطی بودن خازن ها معمولاً اندازه گیری زمان کلید زنی از روی ثابت زمانی پرشدن و خالی شدن آنها مشکل است.بنابراین معمولاً از منابع جریان ثابت جهت آزمایش سرعت کلید استفاده می شود.
در شکل سه خازن عمدهmosfet همراه با
منحنی تغییرات آنها با VGs آورده شده است.
در شکل یک نمونه ساده از مدار آزمایش بار،ولتاژ گیت همراه با شکل
موجهای مربوط نشان داده شده است.
این زمان ها به دو عامل امپدانس منبع راه انداز گیت و
نیز بار متصل به Drain بستگی دارند. به خصوص با تغییر امپدانس منبع (Zo ,Zd ) به خوبی می‌توان آنها را کنترل کرد.
وصل شدن ترانزیستور از t0 تا t3کامل شده‌است.
کل باری که در این فاصله توسط منبع IG به گیت تزریق شده از رابطه QG=IG(t3-t0) محاسبه شده است ، و تحت عنوان Total Gate Chage در کاتالوگ هر p.mos ذکر می شود.
دیود source-Drain
یک دیود پارازیتی در ساختمان P.mos که از soure به Drain به وجود می آید . که از نظر ولتاژ و جریان تقریبا همان مشخصات ترانزیستور را دارد.
زمان بازیافت این دیود کمتر از ترانزیستور است.
در مدارهایی که دو p.mos به تناوب جریان را به سوی بار هدایت می کنند، به خصوص در فرکانس های بالا بهتر است از دیودهای بدنه استفاده نشود و با قرار دادن دیودهای شاتکی بصورت سری با ترانزیستورها از روشن شدن این دیودها جلوگیری شود.
4- مدارهای راه اندازی گیت P.MOS
مدارهای راه اندازی p.mos بر خلافBJT به توان ناچیزی احتیاج دارند و به مراتب ساده ترند. این مدارها عموماً برای راه اندازی بار خازنی طرح می شوند و هنگام
ترانزیستورهای power Mosfet
