دانلود با لینک مستقیم و پر سرعت .
نوع فایل: word
قابل ویرایش 88 صفحه
مقدمه:
در یک فرایند طراحی سخت افزاریک ساختار سلسله مراتبی سخت افزار فراهم می شود وابزارهای شبیه سازی و ترکیب برای تعیین سخت افزار استفاده می شوند.
اغلب در یک طراحی مبتنی بر FPGA یک برد پیشرفته برای تعیین واقعی سخت افزاری که طراحی می شودبکارگرفته می شود.این فصل مقدمه ای است بر ابزارها و وسایل طراحی وپیاده سازی سخت افزار. جریان عمومی طراحی سخت افزار را موردبحث قرارخواهیم داد و از مثال های سلسله مراتبی برای به تصویر کشیدن آن استفاده خواهیم کرد.
برنامه این ابزارها برای تعریف طرح ،شبیه سازی و ترکیب و برنامه نویسی وسایل با استفاده از مثال های گفته شده نشان داده خواهد شد.
این فصل را با نمایش شبیه سازی HDL که از محیط شبیه سازی Altera-Mentor Modelsim استفاده می کند شروع می کنیم. بعدا نشان خواهیم داد که چگونه یک ترکیب HDL با محیط طراحی Altera's Quartus II FPGA انجام می شود.
شبیه سازی Post-synthesis یک طرح HDL شرح داده خواهد شدکه از Modelsim استفاده می کند. بعد از مقدمه چینی برای یک جریان طرح HDL نشان خواهیم دادکه چگونه یک طرح کامل (شامل بخش های HDL ،گیت ها ،بخش های کتابخانه ای و دیگراجزای از پیش تعریف شده) مشخص ،شبیه سازی و ترکیب می شود. برای این هدف یک جریان کامل از طراحی به ترجمه سخت افزار وارد می شودکه نشان داده می شود از Quartus II استفاده می کند. در بخش پایانی این فصل برد های پیشرفته UP3 ، DE2 بحث می شوند واستفاده از Quartus II برای برنامه نویسی Cyclone/Cyclone2 این بردها شرح داده خواهد شد.
فهرست مطالب:
مقدمه
1-6 جریان طراحی سخت افزار
1-1-6 datapath از serial-adder
2-1-6 کنترلر serial-adder
2-6 شبیه سازی HDL و synthesis HDL
1-2-6 pre-synthesis simulation
1-1-2-6 ایجاد یک پروژه
2-1-2-6 ایجاد یک Verilog testbench
3-1-2-6 کامپایل فایل های طراحی
4-1-2-6 شروع شبیه سازی
5-1-2-6 ایجاد waveform (شکل موج )
6-1-2-6 اجرای شبیه سازی
2-2-6 Module Synthesis
1-2-2-6 Synthesis پروژه
2-2-2-6 کامپایل طرح
3-2-2-6 ایجاد Symbol
3-2-6 شبیه سازی Post-Synthesis
1-3-2-6 نصب پروژه
2-3-2-6Testbench برای شبیه سازی Post-Synthesis
3-3-2-6 شبیه سازی توصیف های Post و Pre-Synthesis
4-3-2-6 نمایش شکل موج
3-6 طراحی سطح آمیخته با استفاده از Quartus II
1-3-6 تعیین پروژه
2-3-6 فایل طراحی بلوک دیاگرام
3-3-6 ایجاد و قرار دادن اجزای طراحی
1-3-3-6 قرار دادن اجزای اولیه
2-3-3-6 قرار دادن پین های IO (ورودی خروجی)
3-3-3-6 قرار دادن اجزای Configurable
4-3-3-6 قراردادن اجزای HDL
5-3-3-6 اجزای کنترلر
4-3-6 به هم بستن اجزای طراحی
5-3-6 کامپایل طراحی
6-3-6 شبیه سازی طرح
1-6-3-6 تعریف شکل موج
2-6-3-6 اجرای شبیه سازی
7-3-6 ترکیب نتایج
1-7-3-6 اطلاعات جاری
2-7-3-6 اطلاعات زمانبندی
3-7-3-6 اطلاعات سخت افزار
4-6 Design Prototyping
1-4-6 مشخصات برد UP3
1-1-4-6 برنامه نویسی UP3
2-1-4-6 وسایل IO اصلی
3-1-4-6 نمایش LCD
4-1-4-6 کیبورد PS/2 و اتصالگر ماوس
5-1-4-6 اتصالگر استاندارد VGA
6-1-4-6 وسیله Flash Memory
7-1-4-6 وسیله SRAM
8-1-4-6 وسیله حافظه SDRAM
9-1-4-6 UP3 Clock Circuitry
10-1-4-6 دیگر وسایل واسط UP3
2-4-6 مشخصات برد DE2
1-2-4-6 برنامه نویسی DE2
2-2-4-6 وسایل IO اصلی
3-2-4-6 نمایش LCD
4-2-4-6 کیبورد PS/2 و اتصالگر ماوس
5-2-4-6 اتصالگر استاندارد VGA
6-2-4-6 وسیله FLASH Memory
7-2-4-6 وسیله SRAM
8-2-4-6 وسیله حافظه SDRAM
9-2-4-6 DE2 Clock Circuitry
3-4-6 برنامه نویسی DE2 Cyclone2
1-3-4-6 تعیین پین ها
2-3-4-6 برنامه نویسی Cyclone2
4-1-4-6 تست کردن Serial-adder
خلاصه
منابع
فهرست اشکال:
شکل 1-6
شکل 2-6
شکل 3-6
شکل 4-6
شکل 5-6
شکل 6-6
شکل 7-6
شکل 8-6
شکل 9-6
شکل 10-6
شکل 11-6
شکل 12-6
شکل 13-6
شکل 14-6
شکل 15-6
شکل 16-6
شکل 17-6
شکل 18-6
شکل 19-6
شکل 20-6
شکل 21-6
شکل 26-6
شکل 27-6
شکل 28-6
شکل 29-6
شکل 30-6
شکل 31-6
شکل 32-6
شکل 33-6
شکل 34-6
شکل 35-6
شکل 36-6
شکل 37-6
شکل 38-6
شکل 39-6
شکل 40-6
شکل 41-6
شکل 46-6
شکل 47-6
شکل 48-6
شکل 49-6
شکل 50-6
شکل 51-6
شکل 54-6
شکل 55-6
فهرست جداول:
جدول 1-6
جدول 2-6
جدول 3-6
جدول 4-6
جدول 5-6
جدول 6-6
جدول 7-6
جدول 8-6
جدول 9-6
جدول 10-6
جدول 11-6
جدول 12-6
جدول 13-6
جدول 14-6
جدول 15-6
جدول 16-6
جدول 17-6
جدول 18-6
جدول 19-6
جدول 20-6
جدول 21-6
جدول 22-6
منابع و مأخذ:
Embeded Core Design with FPGAs
